國外知名半導體獨立研究機構 SemiAnalysis 日前發表了其拆解實驗室 STEEL（SemiAnalysis Teardown Engineering and Evaluation Lab）的最新公開報告，針對華為去年發表的最新旗艦麒麟 9030 晶片進行了電子顯微鏡層級的逆向工程分析。結果發現，在沒有 EUV（極紫外光微影）設備的情況下，中芯國際（SMIC）的第三代 7 奈米製程 N+3 實現了 32.5 奈米的最小金屬間距（metal pitch），比 Intel 最新 18A 製程在 Panther Lake 上使用的 36 奈米還要細約 10%。
華為麒麟 9030 拆解：中芯國際 SMIC 7 奈米金屬線寬已經比 Intel 18A 更細
這份報告也呼應了前陣子極客灣所發表的麒麟 9030 Pro 所提到的部分細節，但這份報告同時指出，更細的線寬並不等於更好的晶片。N+3 在純密度上確實追上了 TSMC N6，但在功耗和效能上仍有明顯差距。SemiAnalysis 的結論是：出口管制沒有阻止中國，而是改變了中國正在解決的問題。
誰是 STEEL 實驗室？
STEEL 是 SemiAnalysis 在美國奧勒岡州建造的晶片拆解實驗室，歷時一年半打造。SemiAnalysis 執行長 Dylan Patel 指出，過去大約 20 年來，大規模晶片逆向工程基本上只有一家公司（TechInsights）在做。TechInsights 目前為私募股權持有，正在被出售，長期缺乏競爭導致其在資本支出上投資不足。SemiAnalysis 在沒有外部投資者、成立僅 6 年的情況下，營收已超越 TechInsights。
STEEL 這次拆解報告的所有資料，包括橫截面、線寬量測、電晶體計數，都來自實驗室的電子顯微鏡分析。這也是 STEEL 的首份公開報告，後續還會有更多拆解結果發布。
32.5 奈米 vs. 36 奈米：數字背後的真相
麒麟 9030 採用 SMIC 的 N+3 製程，這是中國目前最先進的半導體製程。SemiAnalysis 同時拆解了聯發科 Helio G99（基於 TSMC N6 製程）作為對照組，因為 TSMC N6 和 SMIC N+3 屬於同一代節點，一個使用西方最先進設備製造，另一個在出口管制下由中國本土生產。量測結果顯示，麒麟 9030 的最小金屬間距為 32.5 奈米，TSMC N6 的 Helio G99 為 40 奈米，差距相當顯著。在純密度方面，N+3 達到約每平方毫米 1.13 億個電晶體，TSMC N6 約 1.08 億。也就是說，SMIC 的 DUV 節點確實比一個 EUV 節點更密集。
但 SemiAnalysis 強調，更細的線寬是關於密度的陳述，是關於每平方毫米能塞入多少邏輯電路，而不是關於晶片或製程節點整體品質的評判。最小金屬間距只是方程式的一部分，它不代表邏輯切換速度或功耗表現。
沒有 EUV 怎麼做到的？兩個技巧各有代價
要在沒有 EUV 的情況下達到 EUV 級別的密度，SMIC 使用了兩個核心技巧。第一個是多重圖案化（multi-patterning）。EUV 可以在一次曝光中印出精細圖案，但 DUV 必須分步進行：先印出粗略圖案，沿邊緣沉積薄間隔層，蝕刻後用間隔層本身作為新的更精細遮罩。做一次是自對準雙重圖案化（SADP），做兩次就是四重圖案化（SAQP）。SMIC 最密的金屬層需要四重圖案化，每多一次步驟就多一層遮罩、一次對準誤差機會、更高的成本和更低的良率。
第二個技巧是 DTCO（設計技術協同最佳化），也就是把晶片設計和製造技術一起最佳化，而非視為獨立問題。實務上包括減少每個電晶體的鰭片數、將閘極接點直接放在主動閘極正上方而非偏移、縮小相鄰單元之間的隔離間隙。每一個 DTCO 技巧都能回收一點面積，但也讓電晶體更脆弱、更難建模。
密度贏了，效能輸了
密度的提升是「容易」的軸向改善。自 2000 年代中期 Dennard 縮放定律失效以來，單純縮小電晶體已無法同時帶來速度和效率的提升。在 DTCO 框架下，速度和效率必須分開爭取，兩者無法同時兼顧。這正是 N+3 製程的現實：麒麟 9030 Pro 的效能大約相當於三年前的 Android 旗艦水準。
最驚人的對比來自蘋果的效率核心。蘋果的小型 E-core 在整數效能上擊敗了華為的大核 Prime core，功耗卻僅約 1 瓦對比 4.5 瓦。華為 Prime core 的每時脈效能大約落在 Arm Cortex-X2 的水準，這是 2021 年的設計。而蘋果 2020 年的 M1 在相似功耗下每時脈效能仍快約 35%。當前的領先旗艦更是遠遠在前。
與 Intel 18A 的比較同樣耐人尋味。18A 在紙面上可達 32 奈米的 M0 金屬間距，與 N+3 持平。但在 Panther Lake 上，Intel 大量採用 36 奈米的較寬鬆高效能單元配置，因為更寬鬆的金屬間距能降低成本並提高良率。擁有選擇在何處、如何縮放的自由，本身就是一種優勢。而 Intel 18A 的背後供電（backside power delivery）技術允許在晶片背面引入電源連接，進一步釋放正面的金屬佈局空間，這是 N+3 目前不具備的能力。
前方的路：牆越爬越陡
SemiAnalysis 指出，SMIC 在 DUV 路線上仍有成長空間。未來的 N+4 大約可匹配 TSMC N5 級別的密度，N+5 加上背後供電技術可達到 Intel 18A 級別的密度。但每一次最佳化的難度都是累積的，每一個新節點都比前一個更慢、更貴、更不容許錯誤。「你可以繼續爬牆，但牆只會越來越陡。」
知識擴散是另一個需要面對的問題。SMIC 正被指導將 N+2 和 N+3 製程授權給其他中國本土晶圓廠。如果製程知識流入 AI 加速器領域，瓶頸就不再是一個可以被制裁的單一晶圓廠，而會變成整個生態系統。
華為的另一條路是透過先進封裝和系統技術協同最佳化（STCO），以 τ 縮放和 LogicFolding 等技術（也就是之前華為說的「韜定律」），在封裝層級堆疊主動邏輯電路並恢復密度。這代表中國的半導體策略同時從製程微縮和系統架構層級兩條路線尋找出路。
整個報告官方也有詳細影片，大家可以開cc字幕觀看：
結語
麒麟 9030 的拆解結果呈現了一個複雜的現實。在純密度這個軸向上，SMIC 確實做到了比 Intel 更細的線寬，這在沒有 EUV 的情況下是真實的工程成就。但「密度」不等於「能效」競爭力，功耗和效能的差距清楚說明了「做到」和「做好」之間的巨大鴻溝。
SemiAnalysis 最後提出的問題值得深思：中國不需要成為 TSMC 才能產生影響，只需要「好到不再需要 TSMC」就夠了。當國產晶片對手機、推理、網路等應用而言足夠好用時，出口管制的意義就會被重新定義。這場半導體競爭的最終結局取決於誰的生態系統更完整。